Spinner

Dokument se učitava

ATUSS

VIŠER

Akademija tehničko-umetničkih strukovnih studija Beograd

Odsek Visoka škola elektrotehnike i računarstva

Digitalni sistemi u programabilnoj logici Šifra: ME0017 | 8 ESPB

Opšte informacije
Nivo studija: Master strukovne studije
Godina studija: 1
Semestar: 2
Uslov: Osnovna znanja iz oblasti digitalne elektronike.
Cilj: Sticanje osnovnih znanja o projektovanju digitalnih sistema, testiranju i implementaciji u programabilnim logičkim kolima visokog stepena integracije.
Ishod: Osposobljenost za samostalno projektovanje, simulaciju rada i implementaciju digitalnih sistema u programabilnim logičkim kolima primenom softverskih razvojnih alata i testiranje u realnom vremenu.
Sadržaj predmeta
Teorijska nastava:
  1. Tehnologije programabilnih logičkih kola. Alati za implementaciju i testiranje digitalnih sistema u programabilnim logičkim kolima primenom računara. Testiranje simulacijom i u realnom vremenu.
  2. Opis digitalnog sistema u VHDL jeziku. Modeli arhitekture. Tipovi podataka. Operatori.
  3. Modeli kombinacionih mreža u VHDL jeziku. Primer aritmetičko-logičke jedinice (ALU).
  4. Modeli sekvencijalnih mreža u VHDL jeziku. Programabilni registri i brojači.
  5. Modeli mašine stanja u VHDL jeziku. Sinteza digitalnog sistema za kontrolu rada semafora.
  6. Instanciranje i hijerarhijsko projektovanje digitalnih sistema u VHDL jeziku.
  7. Opis digitalnog sistema u Verilog jeziku. Struktura modula. Tipovi podataka. Operatori.
  8. Modeli kombinacionih mreža u Verilog jeziku. Primer aritmetičko-logičke jedinice (ALU)
  9. Modeli sekvencijalnih mreža u Verilog jeziku. Programabilni registri i brojači.
  10. Modeli mašine stanja u Verilog jeziku. Sinteza digitalnog sistema za kontrolu rada semafora.
  11. Instanciranje i hijerarhijsko projektovanje digitalnih sistema u Verilog jeziku.
  12. Sistemi za digitalnu obradu signala u programabilnoj logici. Sinteza modela digitalnih filtara.
  13. Implementacije jednostavnog 16-bitnog mikroprocesora u FPGA kolu.
  14. IP Core softverski moduli za implementaciju složenih digitalnih sistema u FPGA kolima.
  15. Primeri projektovanja i implementacija digitalnih sistema u FPGA SoC (System on Chip).
Praktična nastava:
  1. Praktična nastava prati program predmeta.
Literatura
  1. R. Woods, J. McAllister, G. Lightbody, Y. Yi, FPGA-based Implementation of Signal Processing Systams, Wiley, 2017.
  2. V. Taraate, PLD Based Design with VHDL: RTL Design, Synthesis and Implementation, Springer, 2017
  3. B. J. La Meres, Introduction to Logic Circuits & Logic Design with Verilog, Springer, 2017.
  4. J. Hamblen, T. Hall, M. Furman, Rapid prototyping of digital systems, Springer, 2006.
Broj časova aktivne nastave (nedeljno)
Predavanja: 3
Vežbe: 2
Drugi oblici nastave: 0
Ocena znanja (maksimalan broj poena 100)
Predispitne obaveze
Poeni
aktivnosti u toku predavanja
20
aktivnosti na laboratorijskim vežbama
10
seminarski rad
20
kolokvijum
10
Završni ispit
Poeni
Pismeni ispit
40
Usmeni ispit
0
Praktični ispit
0

Nastavnik

Saradnik

Obaveštenja