Spinner

Dokument se učitava

ATUSS

VIŠER

Akademija tehničko-umetničkih strukovnih studija Beograd

Odsek Visoka škola elektrotehnike i računarstva

Digitalni sistemi u programabilnoj logici Šifra: 317107 | 8 ESPB

Opšte informacije
Nivo studija: Master strukovne studije
Godina studija: 1
Semestar: 2
Uslov: Osnovna znanja iz oblasti digitalne elektronike.
Cilj: Sticanje osnovnih znanja o projektovanju digitalnih sistema, testiranju i implementaciji u programabilnim logičkim kolima visokog stepena integracije.
Ishod: Osposobljenost za projektovanje, simulaciju rada i implementaciju digitalnih sistema u programabilnim logičkim kolima FPGA tipa primenom softverskih razvojnih alata.
Sadržaj predmeta
Teorijska nastava:
  1. Platforme za razvoj i implementaciju digitalnih sistema u programabilnom logičkom kolu. Tipične strukture konfigurabilnih logičkih blokova u FPGA kolima. Softverski razvojni alati.
  2. Opis komponenata digitalnog sistema primenom VHDL jezika.
  3. VHDL opis generatora impulsno-širinski modulisanih signala.
  4. VHDL opis mašine stanja. Projektovanje sistema za upravljanje saobraćajem na bazi Milijeve mašine stanja.
  5. VHDL opis standardnih interfejsa za prenos podataka.
  6. Strukturni i hijerarhijski opis digitalnih sistema primenom VHDL jezika.
  7. Osnove Verilog jezika. Modul kao osnovni gradivni blok. Deklaracija portova.
  8. Verilog opis kombinacione i sekvencijalne logike. Hijerarhijski opis dizajna.
  9. Verilog opis modula za digitalnu obradu signala. Primeri dizajna digitalnih filtara.
  10. Strukturni opis digitalnog sistema primenom Verilog jezika. Komponente, funkcije i procedure.
  11. Optimizacija zauzeća logičkih resursa. Realizacija dizajna primenom megafunkcija.
  12. Primer implementacije jednostavnog 16-bitnog mikroprocesora u FPGA kolu.
  13. IP Core softverski moduli za implementaciju složenih digitalnih sistema u FPGA kolima.
  14. Primeri projektovanje i implementacija digitalnih sistema u FPGA SoC (System on Chip).
  15. Zaključna razmatranja. Samovrednovanje i analiza predmeta.
Praktična nastava:
  1. Praktična nastava prati program predavanja.
Literatura
  1. V. Kovačević, Logičko projektovanje računarskih sistema I - projektovanje digitalnih sistema, FTN, Novi Sad, 2013.
  2. D. Prokin, D. Todović, Zbirka zadataka iz Programabilnih logičkih kola, Akademska izdanja, Beograd, 2007.
  3. J. Hamblen, T. Hall, M. Furman, Rapid prototyping of digital systems, Springer, 2006.
  4. P. P. Chu, RTL hardware design using VHDL, John Wiley & Sons, Inc., 2006.
  5. M. M. Mano, M. D. Ciletti, Digital design with an introduction to the Verilog HDL, Pearson, 2013.
Broj časova aktivne nastave (nedeljno)
Predavanja: 4
Vežbe: 3
Drugi oblici nastave: 0
Ocena znanja (maksimalan broj poena 100)
Predispitne obaveze
Poeni
aktivnosti u toku predavanja
20
aktivnosti na laboratorijskim vežbama
30
seminarski rad
20
kolokvijum
0
Završni ispit
Poeni
Pismeni ispit
30
Usmeni ispit
0
Praktični ispit
0
Obaveštenja